# V

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-267649

(43) Date of publication of application: 20.11.1987

(51)Int.CI.

G01N 21/88 G06K 9/00 G06K 9/32

(21)Application number : 61-110719

16.05.1986

(71)Applicant: HITACHI LTD

(72)Inventor: MAEDA SHUNJI

KUBOTA HITOSHI NINOMIYA TAKANORI MAKIHIRA HIROSHI NAKAGAWA YASUO


## (54) PATTERN DEFECT DETECTING DEVICE

## (57) Abstract:

(22)Date of filing:

PURPOSE: To detect only a defect by overcoming the minute ruggedness of a pattern and the difference of line width, by aligning and comparing each layer between two chips, repeating the alignment and the comparison as for a dissidence part, and deciding the defect at every layer.

CONSTITUTION: The output of a linear image sensor 5 is converted to a digital signal by an A/D converter 11, and inputted to an edge detecting circuit 15a and an image memory 14. By using the image memory, the pattern of an adjacent chip is compared and inspected by one image sensor. A position shift detecting circuit 18 detects the dissidence of a binarization pattern being the output of edge detecting circuits 15a, 15b. In an aligning circuit 20, an alignment is executed by shifting the output of delaying circuits 19a, 19b so that the dissidence amount becomes minimum. Also, in a gradient comparator 30, the gradients of brightness related to areas which become the dissidence by a coincidence erasing circuit are compared, the defect is decided, and the dissidence is outputted. Such circuits are connected serially by the number of pattern layers.





#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62267649 A

(43) Date of publication of application: 20 . 11 . 87

(51) Int CI

G01N 21/88 G06K 9/00

G06K 9/32

(21) Application number: 61110719

(22) Date of filing: 16 . 05 . 86

(71) Applicant:

HITACHI LTD

(72) Inventor:

MAEDA SHUNJI KUBOTA HITOSHI NINOMIYA TAKANORI MAKIHIRA HIROSHI NAKAGAWA YASUO

#### (54) PATTERN DEFECT DETECTING DEVICE


#### (57) Abstract:

PURPOSE: To detect only a defect by overcoming the minute ruggedness of a pattern and the difference of line width, by aligning and comparing each layer between two chips, repeating the alignment and the comparison as for a dissidence part, and deciding the defect at every layer.

CONSTITUTION: The output of a linear image sensor 5 is converted to a digital signal by an A/D converter 11, and inputted to an edge detecting circuit 15a and an image memory 14. By using the image memory, the pattern of an adjacent chip is compared and inspected by one image sensor. A position shift detecting circuit 18 detects the dissidence of a binarization pattern being the output of edge detecting circuits 15a, 15b. In an aligning circuit 20, an alignment is executed by shifting the output of delaying circuits 19a, 19b so that the dissidence amount becomes minimum. Also, in a gradient comparator 30, the gradients of brightness related to areas which become the dissidence by a coincidence erasing circuit are compared, the defect is decided, and the dissidence is outputted. Such circuits

are connected serially by the number of pattern layers.

COPYRIGHT: (C)1987,JPO&Japio



# 四公開特許公報(A)

昭62-267649

Mint Cl.

識別記号

庁内整理番号

④公開 昭和62年(1987)11月20日

G 01 N 21/88 G 06 K 9/00 9/32

者

者

E-7517-2G F-6942-5B

審査請求 未請求 発明の数 1 (全19頁)

❸発明の名称

砂発 明

母発 明

パターン欠陥検出装置

创特 昭61-110719

志

典

绎

昭61(1986)5月16日 多出

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 俊 @発 明 前:田 君

術研究所内 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技

術研究所內 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技

術研究所内

横浜市戸塚区吉田町292番地 株式会社日立製作所生産技 明 坦 四発 者

術研究所内

株式会社日立製作所 砂出

東京都千代田区神田駿河台4丁目6番地

弁理士 小川 勝男 外1名 00代 理 人

最終頁に続く

剪

1. 発明の名称

パ タ ー ン 欠 陥 検 出 装 置

- 2. 特許請求の範囲
  - 1. 同一となるように形成された回路パターンで あって蚊パターン面に垂直に複数層の重ね合せ から成るものを、彼パターン面に沿う2次元平 面に複数個有する試料について、2つの前配回 路パターンの相互に対応する部分の画像信号を 入力して、位置ずれ検出、位置合せ及び比較を 行うことで前記回路パターンの欠陥を検出する パターン欠陥検出装置において、

前記画像信号を変換して得られた多値のデジ タル信号から前記パターンのエッジを検出して 2 値化した信号を入力し、位置ずれ量を出力す る位置ずれ検出回路、及び、欧デジタル信号を 遅延させた後、該位置ずれ量に基づいて位置合 せを行う回路を少くとも2組有するパターン欠 陷横出萎觉。

.2. 同一となるように形成された回路パターンを

複数有する試料について、2つの前配回路パタ ーンの相互に対応する部分の画像信号を入力し て、位置ずれ検出、位置合せ及び比較を行うこ とで前記回路パターンの欠陥を検出するパター ン欠陥検出装置において、

前配面像信号を変換して得られた多質のデジ タル信号から前記パターンのエッジを検出して 2値化する回路であって、数デジタル信号に該 エッジを顧在化させる演算子を作用させる回路 構成を採るエッジ検出回路を有するパターン欠 陷検出装置。

3. 同一となるように形成された回路パターンを 複数有する試料について、2つの前配回路パタ ーンの相互に対応する部分の画像信号を入力し て、位置ずれ検出、位置合せ及び比較を行うこ とで前記回路パターンの欠陥を検出するパター ン欠陥検出装置において、

前配面像信号を変換して得られた多年のデジ タル信号を選延させて位置合せを行った後、前 記2つの回路パターンの相互に対応する画象の 差の絶対値を採り、放絶対値を比較する領域で ・論理和を採った後、2億化する回路を有するパ ターン欠陥検出装置。

4. 同一となるように形成された回路パターンを 複数有する試料について、2 つの前配回路パタ ーンの相互に対応する部分の面像信号を入力し て、位置すれ検出。位置合せ及び比較を行うこ とで前記回路パターンの欠陥を検出するパター ン欠陥検出装置において、

前記画像信号を変換して待られた多値のデジタル信号から検出された前記パターンのエッジを2値化した信号を入力し、位置すれ彙を出力する位置ずれ検出回路。

前記面像信号を変換して得られた多値のデジ タル信号を選延させた後、前記位世ずれ景に基 づいて位置合せを行う回路、

前記位置合せ後の多種のデジタル信号と、該 デジタル信号を2値化した信号とを入力し、前 記2つの回路パターンの相互に対応する面景の 近傍を補間して比較する回路を有するパターン

#### 〔産業上の利用分野〕

本発明は面像情報の2値化を再現性よく高精度に行う技術に関連し、例えば L S I ウェハ等の半導体素子上に形成されたパターンの外観を自動的に検査する方法及び装置に関する。

#### 〔従来の技術〕

LS Iなどの集積回路は高集積化と小形化の傾向にある。かかる敬細な配譲パターンの形成にあっては欠陥の検出が当該形成の良否を判定する上で重要である。

欠陥の検出は戦早、多数の人員を配置して目視 で行う段階では困難となり、欠陥検出の自動化が 急扬となっている。

そこで光学顕微鏡又は電子顕微鏡等から得られた半導体素子表面の面像情報を、通像管や通像素子等により電気情報に変換した後、所定の信号処理を施して欠陥の検出が行われるべく構成された 鉄置並びに方法が公開されている。例えば特開昭 57-196377 号公報・特開昭58-46636号公報・特開昭57-34402号公報に評述されている。

欠路検出装置。

5. 同一となるように形成された回路パターンを 複数有する試料について、2 つの前配回路パタ ーンの相互に対応する部分の面像信号を入力し て、位置ずれ検出。位置合せ及び比較を行うこ とで前記回路パターンの欠陥を検出するパター ン欠陥検出装置において、

前記画像信号を変換して得られた多額のデジタル信号から検出された前記パターンのエッジを2値化した信号を入力し、位置すれ量を出力する位置すれ検出回路、

前記画像信号を変換して得られた多値のデジ タル信号を選延させた後、前記位置ずれ景に基 づいて位置合せを行う回路、

前記位置合せ後の多額のデジタル信号と、該 デジタル信号を2値化した信号とを入力し、前 記2つの回路パターンの相互に対応する面景の 近傍の勾配を比較する回路を有するパターン欠 路検出袋堂。

#### 3. 発明の詳細な説明

これらの技術に共通し、かつ必須の構成要素は、 第20図で示される従来装置を参照すれば、半導体 のチップ2上に形成されたパターンを、定位置か ら2次元パターンとして再現性良く電気信号に変 換することである。

従来装置を用いて動作を簡単に説明する。

このような従来装置では、イメージセンサ 5 e, 5 a でそれぞれ検出される回路パターン等が所定 の単標に対して位置すれが無いことが理想であるが、少くともイメージセンサ 5 m. 5 m で検出される 2 箇所の回路パターンに位置すれが無いことが要求される。

しかし、実際には検査対象を軟置したメアテーブルの特度、チップ配列特度、元学系・機械系の 熱変形等により入力パターン間に位置すれが生ず ることは免れ得ないので位置すれを制定して入力 パターン間の位置すれを推正して欠陥利定を行っ ていた。

#### 〔発明が解決しようとする問題点〕

世来技術には次のような問題があった。即ち、 第21図(a)。(4)に示すように、検討対象多層パター ンの例えば第1層と第2層のパターン関に位置すれ(アライメント與差)があるとを決して投資と よる位置合せを行った後、不一致検出すると称 21図(a)に示すようになり欠陥のみを検出するとは不可能であった。即ち、アライメント誤差よりに せての場合には、層間アライメント誤差よりが な欠陥はそれが致命的な欠陥であっても欠陥

供することである。

また機像素子から入力された同一のアナログ信号について、2回以上サンプリングを行う時に誤差の発生を散放させる方法及び装置を提供することである。

#### 〔問題点を解決するための手段〕

上記の目的は下記の技術的要素を組合せることにより選成される。即ち、多層パターンの外貌検 変技術において、

(i) コントラストが小さい多層パターンを2値化せず強災の多値として隣接チップと比較する。
(2) 層間アライメント供差を許容するため各層でとに位置合せを行い、一層ずつ2チップ間を比較する。

(3) 検査済みのチップ間で一致した部分を不感帯化(don't care)することでマスキングを行い、一層ずつ直列的に(シリアルに)検査し、全層を検査する。

(4) 不一致部分についてはウィンドを設定し、ウィンド内の複数の画素について明暗の勾配を

を弁別して検出することはできない。層間アライメント製差はパターンを形成する場合、避けることができない位置すれであり、従来の方法で不一致検出を行うと層間アライメント製差に獲われてしまい数細な欠陥検出は不可能である。また、パターンには微小な凹凸や幅の偏差がある場合もあり、これらを許容して欠陥のみを検出しなければならない。

更に、2次元パターンを強使する数に、イメージセンサからのアナログ信号をサンプリングして 4/D 変換を行うが、サンプリングに弁う量子化與 差の対策が成されておらず、同一のアナログ信号 について 2 回以上サンプリングを行う時に誤差が 発生していた。

本発明の目的は、自動化に適した多層パターンの外観検査方法及び装置を提供することである。

より具体的には上記した従来技術の課題をなくし、比較する2組の多層パターン間に層間アライメント調査。像小な凹凸やパターンの最福の追いがあっても高精度に検出できる方法及び装置を提

比較する。

(5) 入力した機能のアナロ が信号をデジタル化し、単位面柔相互間の補間を行い、補間した面 素間で比較を行う。

## (作用)

(I) 競像素子からのアナログ信号を直接サンプリングしてデジタル化し、かつ、デジタル化した画家データの補間結果を比較するので、1 画素未満の位置ずれが無視でき、比較の精度が復めて向上する。

(3) 2 チップ間を各層でとに位置合せをしては 比較し、不一致部分について位置合せと比較を くり返すことになるので、一層ずつパターンを 剥ぐようにして欠陥判定ができる。この結果、 層間アライメント誤差による支障が発生しない。 またパターンの微小凹凸、破幅の違いを克服し て欠陥のみを検出できる。

#### (実施例)

以下、本発明の一実施例を第1回により説明する。多層パターンの光学像を電気信号に変換する

光電変換者としてはリニアイメージセンサ、TP カメラ等いかなるものでも使用可能であるが、本 実施例ではリニアイメージセンサを用いており、 当該リニアイメージャンサの自己走査及びそれと 直角方向に移動するXYテーブルによりLSIゥ エハの2次元パターンを検出する。第1回はパタ ーン外観検査装置のブロック図である。リニアイ メージセンサ5の出力は A/D 変換器Ⅱによりディ ジタル信号に変換され、エッジ検出回路 15 a に入 力される。 *4/D* 変換券出力は画像メモリ 14 にも入 力され、入力されると同時に面像メモリに記憶さ れている隣接チップの対応するパターンを面像メ モリから読み出し、エッジ検出回路はょに入力す る。面像メモリを用いることにより1つのイメー ジャンサで興接チップのパターンを比較検査でき る。エッジ検出回路15 c。15 J では、パターンの エッジが検出される。

位置ずれ検出回路18では、エッジ検出回路15。, 15 4 の出力である 2 値化パターンをシフトし、シフトした位置での不一致面景数をカウントし 2 つ

も暗い領域である。暗欠陥。 会補と明るい領域である。明欠陥。 会補を出力し、勾配比較回路30では、一致部務去回路21で不一致となったこれらの領域についるもののの配を比較し、欠陥判定を行い不一致を目りまた一致部務去回路21の出力は、2段目以降の一致部務去回路21に入力される。

位置ずれ検出回路 18では前段の一致部消去回路 21 の出力でエッジ検出回路 15 。, 15 。の出力の B X O R をマスキングし、また一致部消去回路 21 では前段の一致部消去回路の出力で現在の一致部消去回路出力をマスキングする。

以上が一層分のパターンについての不一致検出 回路であり、これと同一構成の回路がパターン層 数だけシリアルに接続される。そして、最終設の 勾配比収回路30の出力が真の欠陥として採用され る。第1回は2つの層パターンからなる多層パターンを対象とするものであり、2組の一層パター の2億化パターン間の不一致量を検出し、直交する2方向の 動量を最小とする2つのカウント値を出力する。

またリニアイメージセンサ 5 の A/D 変換されたディジタル信号出力及び面像メモリの出力は遅延回路 19 a , 19 a により遅延させる。遅延時間はリニアイメージセンサ画素数 M (例えば1024)と位置合せに要するイメージセンサ自己走空回数 M (例えば 256)により決定され、遅延回路 19 a , 19 a は各々 M × M のピット数のシフトレジスタにより構成される。

位置合せ回路のでは、位置すれ検出回路18で決定した最適な位置合せ状態、即ち不一致量が最小となるように達延回路19 s. 19 bの出力を位置合せ回路のでシフトし位置合せを行う。そして、一致部務去回路21で位置合せされた検出面像の明るさの比較を行い、実質的に一致する領域を得去する。

一致部ሽ去回路 21 では、明るさの一致しない領域について 4/D 変換器出力が面像メモリ出力より

ン用不一致検出回路によって構成される。なお選延回路 31 4 、 31 )は選延回路 19 4 、 19 4 と同一の時間だけ選延させる回路であり、同一のハード構成である。

また第1回の構成で1層パターン或いは層間アライメント製差のない2層パターンを検査対象としたときは、第1段目の勾配比較回路出力の不一致が欠陥として採用される。

次に各部の詳細を説明する。

第2回(e)を参照して第1回のエッジ検出回路15 e, 15 b として用いることができる構成例を説明する。同図において参照符号150 は A/D 変換器11 または画像メモリ14からの、例えば 8 bitのディジタル映像信号を受ける 3 段のシフトレジスタで、初段および第3 段の出力は加算器 151 に、第2 段の出力は利得 2 の増福器 152 にそれぞれ供給される。加算器 151 の出力および増幅器 152 の出力は仮算器 153 に加えられ、その差信号出力は 2 値化され、エッジ検出信号として位置すれ検出回路 18 に供給される。シフトレ

ジスタ 150 , 加算器 151 , 増幅器 152 および放算器 153 で \* 1, -2, 1 \* オペレータが構成されている。

第2回(s) は疑、様。斜めの8方向でエッジを検出するためのエッジ検出回路で、4/D 安接器 11 はたは面像メモリ 14 の出力を3 × 3 切出し回路 24 に加え、エッジオペレーションを4 つのエッジオペレータ 0 P 1 ~ 0 P 4 により行う。各エッジオペレータは第2回(s) に図示したものと同一でよい。オペレータ 0 P 1 ~ 0 P 4 の出力は 2 億 化路 154 ~ 1 ~ 154 ~ 4 で 2 億 化され、論理和回路にすべて供給される。回路 25 の出力は位置ずれ検シフトレジスタ 181。 , 180。 またはシフトレジスタ 181。 , 180。 またはシフトレジスタ 182。 (第3 図) に加えられる。

第1図の位置ずれ検出回路18として用いる構成 例を第3図に示す。2値化回路154の出力から、 リニアイメージセンサ5の4/D変換出力を1走査 分連延させるシフトレジスタ180a ~ 180f 及び シリアルイン・パラレルアウトのシフトレジスタ 181a ~ 181g からなる 7 × 7 面柔 (他の例: 9

素毎にシフトされたものであるので、カウンタ 185a~ 185nではメア方向による面景入力パターン をシフトしたときの各シフト量における不一致面 素数がカウントされる。従って、最小値をもつカ ウンタがどれかを調べれば、不一致面景数が最小 となるX及びア方向のシフト量がわかり、各層に 最適な位置合せが可能となる。

最小値検出回路 186 (例えば比較回路で構成される)ではカウンタ 185 m~185 m の値を読出し、最小値をもつカウンタを選択して、リニアイメージセンサ走査方向(Y方向)のシフト量 188 とそれと直角方向(X方向)のシフト量 187 を出力する。

明4回に第1回の位置合せ回路のとして用いられる構成例を示す。選択回路 201 では、シフト量187により選延回路 19 a 及び一定査分選延させるシフトレジスタ 200 a~200 f の出力から最適なシフト位置を選択し、シフトレジスタ 202 に入力する。また、選択回路 203 ではシフト量 188 により走査方向の最適なシフト位置を選択する。従って、選択回路 203 の出力には、不一致量が最小となるシ

× 9 面象でもよい)の 2 次元局部メモリにより 7 × 7 面象を切出す。一方、他の 2 値化回路 154 の出力は同様のシフトレジスタ 1824 ~ 1826 , 及び 183 を用いて連延させ、出力を上記局部メモリの中心位置と同期させる。

フト位置の局部メモリが抽出される。

一方、達延回路 19 a の出力からも一走査分達延させるシフトレジスタ 204~204 c 及びシフトレジスタ 205 を用いて、第 3 図のシフトレジスタ 183 の出力と同じ量だけ選延させた位置の局部メモリの画素を抽出する。この状態で選択回路 203 から出力される局部メモリの画素出力はシフトレジスタ 205 から出力される局部メモリの画素出力に対し、位置すれのない最適なシフト位置になっている。

第1回の一数部所去回路21は、位像合せ回路20の出力に対し差の2値化を行う回路であり、第5回にその構成例を示す。位置合せされたパターン信号の差を引算器210で発生し、疫信号211を2値化回路212eにより隣値でもかで2値化し、ではかり大ならば実質的に一致し欠陥がないので不感信号(den/c care信号)を出力する。同様に2値化小ならば実質的に一致し欠陥がないので不感信号により隣値はA。で2値化し、はA。より小ならば実質的に一致し欠陥がないので不感信号(den/c care 信号)を出力する。一致しない場合

は前者が"暗欠降"会補、甚者が"明欠降会補" となる。ただし、2 取目以降の一致部前去回路では、2 値化回路 2124, 2124 の後にマスキング回路 2144, 2144 を設け、前段の一致部前去回路で一致したと判断された領域については2 値化回路 2124, 2124 の出力に拘らず不感( den't care) とする。

し回路から明るさを取り出し、引算器 343 に入力し、勾配(明るさの傾き)を検出する。検出した勾配は、比較回路 36 により信号 300 , 301 に対応する勾配を比較し、勾配が大きく異なる場合には欠陥として検出する。比較回路 36 の内部は、引算器とコンパレータで構成されている。

勾配の1例を第8図(a), (a)に示す。3×3面景の切出し回路のそれぞれの面景を A, B, …, I とすると、第8図(a)に示すような登の列挙から成る勾配テーブルを作ることができる。勾配テーブルの値を比較し、その値が信号 300 と 301 の間で1つでも大きく異なれば、そこには信号 300 と 301 に差を生ぜしめた欠陥が存在する。

勾配の他の例を第8回(のに示すような勾配テーブルで示すことができる。勾配テーブルの値を比較し、その値が信号300と301の間で実質的に一致しなければ、そこには信号300と301に差を生ぜしめた欠陥が存在する。勾配テーブルの比較は次のように行う。

 $\Delta 1 = 1 (A - 2E + I) - (A' - 2E' + I') 1$ 

て求めた勾配を比較回路 36 により互いに比較する ことにより、勾配が大きく異なる場合には欠陥と して検出する。

- 大に第6図の各部に用いることができる構成例 をあり図により説明する。リニアイメージセンサ の1走査分選延させるシフトレジスタ 330 、 331 と、シリアルインパラレルアウトのシフトレジス タ 332 とにより 構成した 3 × 3 画景の切出し回路。 及び A N D 回路 334 により、 3 × 3 のウィンド内 の画来の明るさの差がいずれも(44 (第5図の2 値化関値)以上ならば、AND回路出力 335 を可 他( enable)に、そうでなければ不可能(disable) にする。一方、シフトレジスタ 340 、 341 , シリ アルインパラレルアウトのシフトレジスタ 342 に より構成した3×3面素の切出し回路により、個 号 300。 301 から 4 MD回路出力 335 と同期して 3 × 3 面景を切出す。 4 N D 回路出力 335 は、信 号 300 、 301 の差の絶対値が 3 × 3 画景にわたり、 tho 以上ならば可能( sheddo )となり、3×3画 素の切出し回路を有効にする。 3 × 3 画景の切出

$$\Delta 2 = |(B-2E+H)-(B'-2E'+H')|$$
 $\Delta 3 = |(C-2E+G)-(C'-2E'+G')|$ 
 $\Delta 4 = |(D-2E+F)-(D'-2E'+F')|$ 
とすると

min(d1, d2, d3, d4) ₹ tho …… ①
により欠陥が存在するかどうか刊定する。ここで、
が~!'のようにダッシュを付したのは、信号 301
の画業信号であることを表わし、 d~! は信号
300 の画業信号であることを表わす。式①は、信号 300 と 301 の間に、 勾配(2 次数分)が 1 つでも近い値をとれば欠陥とみなさず、これを許容するものであり、逆に勾配が 1 つも近い値をとらないならば、欠陥が存在すると判定する。

式のは次のようにも挙ける。

ind(di>the)が真ならば欠陥。

角ならば正常。

ただし  $\frac{4}{i}(\Delta i > t \lambda_0) = (\Delta 1 > t \lambda_0) \cap (\Delta 2 > t \lambda_0)$  i = 1  $\cap (\Delta 3 > t \lambda_0) \cap (\Delta 4 > t \lambda_0)$ 

CCで、 $\cap$  は A N D を表わす。

勿論、式①は、勾配テーブル第8 図(A)にも適用 できる。この場合、

 $A_1 = 1 (B-H) - (B'-H') 1$ 

A2=[(D-F)-(D'-F')]

43=1(G-C)-(G'-C')1

44=|(1-4)-(1'-4')|

とすればよい。

勾配の他の例を第8回(4)の画素間の補助(内挿) に示す。同図に示すように画素 8 と画素 4 とを補 聞し新たに画素 4 8 を作る。同様に画素 8 2 。 C 2 . …, D 2 を作る。これらの画象を用いて欠陥 利定を行う。即ち、

d1 = |B - B'|

 $\Delta 2 = |AB - E'|$ 

13= | BE-E' |

44=1 CE-E' 1

45=| FE-E' |

 $\Delta 6 = |IE - E'|$ 

 $\Delta \tau = |BE - E'|$ 

48=|GE-B'|

く、2回目のサンプリング点は1回目とは異なる。 従って第8図(4)に示すように1回目のサンプリン グ点は○印となり、2回目のサンプリング点は× 印となる。即ち、土之面素以内の誤差が生じるこ とになる。このように、サンプリングのタイミン グは感妙にずれるため、第1回の位置ずれ検出回 路 18 及び位置合せ回路 20 で画像信号を位置合せし ても、サンプリングの時間間隔1(画素間隔)の 1/2 以下の位置ずれは原理上免れられない。従っ て、信号 300 の画景 2 と信号 301 の画景 2 を位置 合せし比較する場合、どを更に補間面素DZ。Z 8と比較してやれば正しく1面素未満(サブビク セル)の単位で位置合せが行える。従って、式⑤ によれば、サンプリングによって生ずる位置合せ **観燈を完全に排除した状態で欠陥判定を行うこと** ができ、検査の信頼性を格段に向上させることが できる。

第8図(d)の補間勾配を用いない勾配検出回路34。 35(第6図)の構成例を第9図(a)に示す。何図は 3×3面景の明るさ勾配を、対応するパターン上 49=1 DE-E' 1

min(41, 42, …, 49)と the ……の ・ことで、資素の補助は例えば次のように行う。

AE=(A+B+D+B)/4

CZ=(B+C+E+F)/4

IB=(E+F+E+1)/4

GE=(D+B+G+B)/4

BE=(B+B)/2

PE=(P+E)/2

HB=(B+B)/2

DE=(D+E)/2

式のによれば、第1回のイメージセンサ5及び 4/D 変換器11によるサンプリング調整を許容して、 板めて厳密な欠陥利定を行うことができる。

第8回(s)に示すように、画像信号して得られる 値は、サンプリングされディジタル化された明る さであり、画楽 D. E. F…である。従って、面 来 D と B の間の位置の明るさ情報は失われている。 そして、サンプリング点はたとえ同一の検出系で 同一のウェハを強像しても、同一になることはな

の対応点の周囲2 画素を拡大した範囲内で比較するものである。同図では例えば斜線の部分の明るさ句配を比較した様子を表わしているが、7×7 画素の範囲内で最も明るさ句配の近い箇所を投し、そのとき局所的位置合せがなされるとみなし、その句配の値を比較することによって欠陥かどうか利定するものである。参照符号 351 、 354 はシフトレジスタであり、その他の部材は第7回と同じでよい。

また、第9図(a)の特別な場合として、ウインド351、354をそれぞれ1×1面素、3×3面素とし、ウインド351内の面素の明るさがウインド354内の3×3面素の範囲内の明るさに近い箇所を探し、そのとき局所的位置合せがなされるとみなし、その明るさを比較することによって欠陥かとうか判定することもできる。

このことは微小欠陥を検出したい場合に、1× 1面素のウインドでも本発明が選用できることを 示すものであり、3×3面素のウインドによって 定義した明るさ勾配を1×1面素のウインドに違 用した例に該当する。

第9回(3)に第8回(3)の補間勾配を用いる勾配検出回路の構成例を示す。同図では横算回路により、福間面景を得、この補間面景 4.8~ D.8 及び 2.6 と、2 に対応する面景 2.6 との差の絶対値を検出する。そして、これらの差の絶対値から最小値を検出し、この最小値を 2.値化回路で 2.値化している。

メント與差の大小から失めてよい。

次に、本発明により多層パターンが実際にどの ように検査されるかを具体的に説明する。

近接した2チップを比較する場合、第12図(a),(d)に示すように、2つのチップ上の対応する第1層パターン及び第2層パターンからなる二層パターン fi と fi の間に コン fi ・ fi が存在する。第1図の位置合せ回路20により、第1層パターン同志の位置合せを行い、第12図(c)を得る。

 第10回では、2つの信号 300、301 の差の絶対値を2値化回路 320 で2値化したが、第11回に示すように、300 と 301 の差の絶対値からシフトレジスタ 321、シリアルインパラレルアウトのシフトレジスタ 322 により得成した 3 × 3 面景の切出し回路、及び加算回路 323 により、3 × 3 面景の明るさの差の絶対値の和を求め、これをコンパレータ 324 で 2 値化してもよい。

以上、第1図を実現する構成例を具体的に説明した。これらのうち、位置ずれ検出回路18と一致部構去回路21は1級目と2級目以降ではマスキング回路189(第3図)及び214(第5図)の有無により異なる。これらは、マスキング回路189では21からの出力(暗欠路候補302)を、214では31。。31 からの出力を1 段目だけそれぞれ強制的に Loo とすることによっても実現できる。

なお、第3図の位置ずれ検出回路において、2次元局部メモリにより7×7面素を切出し、位置ずれ検出に用いた。これは一般的にはm×m面条でよく、検出面像の位置ずれの状態、層間アライ

れるととを避ける。従って、第12回(4)の場合、実態以外はマスクされる。そして、2段目の位置合せ回路20、一致部補去回路21によりこれらのパターンと検出パターン 51(第12回(4))の位置合せを行い、残された第2階パターンの検査を行う。これにより第12回(5)に示すように欠陥だけが検出できる。

このように多層パターンを構成する層パターン ごとに位置合せを行い、明るさを比較して一致し ている領域を消去することを層パターン数だけシ リアルに練返すことにより、欠陥だけを検出する ことが可能になる。

次に第13図及び第14図を用いて、一致部所去回路21の動作をさらに詳しく説明する。第13図(a)、(a)は2つの半導体 I C 構造体の多層パターン fx及び fxの多値信号波形の一例である。これを位置合せし重ね合せて(位置合せは第15図、第16図を参照して後で説明する)表示すると、第13図(a)の状態となる。例えば、欠陥は正常部より暗いので fx ー fx > -t h。ならば fxを待去すると第13図(d)を得

る。とこで、斜線部は fi ~ fi > ri laを満たす便様を扱わし、 fi と fi が実質的に一致したとみなして不感帯( dent cere )とした領域である。 i la はパターン f と f が一致するかどうかを利定する時間である。 第13回(d)から第1層パターンについては序間でライメント調整のために位置合せが不完全となり消去することができない。

次に第14回(a)(第13回(d)と同じ)と第14回(b) (第13回(b)と同じ)を位置合せし重ね合せて表示 すると、第2届パターンの位置合せがなされ第14 図(a)となる。再び fa - ga > - e 4a の判定を行うと、 第1層パターン間に不一致が発生するが第5回の マスキング回路 214aによりこれらの不一致はマス クされ、第14回(d)のように求める欠陥だけが検出 される。第13回、第14回では軽欠陥使補を例にと り説明したが、 fa - ga < e 4a なる判定も可能であり、 これは第5回の2値化回路 2124、マスキング回路 2144により実行される。このようにしてパターン

した斜線部は、第3回のマスキング回路 189~ によりマスキングし、前段までの一致部構去回路 21 において不一致となった領域についてのみ、 5 ( ュ・・) を算出する。ここで、 ( i , j ) はパターンの面素の座標を扱わす。

パターン A 及び suは本来 2 次元の信号であるから、第 16 図に示すような 2 次元的広がりを持ったパターンのエッジを検出するためのオペレータを用いる。 これは第 2 図(4)に示した回路構成により 実現できる。

次に第17図~第19図を用いて、勾配比較回路30がどのように欠陥疾補から真の欠陥のみ抽出するかを説明する。第17図及び第18図において、2つのチップ上の対応する多層パターン fx. gx を位置合せし(第17図(a))、一致部構去回路21で明めたのかっとのとうにの差をとく(第17図(b))、明るさの差の絶対になる。即ち、層間アライメント誤差が小さい場合では、パターンの機能がチップによって若干異なる場合がチップによって若干異なる場合がチップによって若干異なる場合がチャブによって若干異なる場合がようにある場合がチャブによって若干異なる場合がクロルの機能がチャブによって活力を

faと gaから欠降候権が推出される。

には、第17回向に示すようにもとのパターン fs. gsの明るさ勾配はほぼ同じ値をもつか、同じ値をもたない場合でも大きな差はないという傾向がある。しかし、これらが大きい場合には第18回(a)~(a)に示すようにパターン fsと gsの明るさ勾配(c)はまったく異なる値になる。

層間アライメント誤差、パターンの凹凸、鏡幅の違いは、それがある基準値より大きければ欠陥と見なし検出しなければならないが、ある基準値より小さければ正常と見なし許容しなければならない。このうち、層間アライメント誤差の大小は第1図の位置ずれ検出回路18の出力 n , n の利野でき、しかも層間アライメント誤差は各層でとに位置合せ、一致部消去を繰返すことから許容できるものである。

パターンの凹凸、線幅の違いが勾配比較回路30で許容できることを次に示す。第19回に示すように、パターン /4・ /4 を位置合せした場合、パターンの敬小凹凸(あるいは線幅の違い)により、位置合せが完全になされず、第19回(4)のように1面

まの位置合せ観意、第19回(a)のように2番 の位置合せ観意、第19回(a)のように3番素の位置合せ 調査がそれぞれあるとき、不一致量の大きな領域 に第6回のウインド処理回路33により3×3のウ インドを当てはめる。

層パターンから位置合せがなされるはずであるが、 これらの原序は欠陥判定の原理上どちらが先でも 構わない。

また、第1回は1つのイメージセンサと面像メモリにより比較検査を実現したが、第20回に示すような2つのイメージセンサを用いて比較検査を行う装置にも本発明が適用できることは言うまでもない。

### 〔発明の効果〕

本発明によれば、コントラストの低い検査対象から欠陥を検出することが可能になる。具体的には、層間アライメントの誤差、パターンの扱小な凹凸、線幅の微小な差によらず、欠陥だけを検出することが可能である。従って、パターン検査の自動化に貢献できる。

#### 4. 図面の簡単な説明

第1回は本発明の一実施例のブロック図、第2 図(a)は第1図のエッジ検出回路の一構成例を示す 図、第2図(A)は第2図(a)のエッジ検出回路を用い で構成した8方向のエッジを検出する回路の一構 れが第19回(a)の場合よりも大きいことがわかる。 この勾配の値によって、欠陥かどうか判断できる。 以上説明したように、第1回の実施例によれば 層間アライメント観差、パターンの微小凹凸、線 幅の微小な寸法差によらず欠陥だけを確実に検出 することができる。

なお第1回は2つの層パターンからなる多層パターンを対象とするものであり、2組の一層パターン用不一致検出回路によって構成した。しかし、実際には多層パターンといえども層間アライメント調査が全ての層パターンについて存在するわりではなく、不一致検出回路を層数以下の個数シリアルに接続することによって欠陥判定を行うこともできる。また、一層パターンが検査できることは言うまでもない。

また第12回の説明において、位置合せが第1層 パターンから行われるとしたが、実際には第1度 パターンから行われるのか第2階パターンから行 われるかの選択はできない。エッジ面像の不一致 画素数を最小とする制約から、太いエッジをもつ

成例を示す図、第3図は第1図の位置ずれ検出回 節の一棵成例を示す図、第4図は第1図の位置合 せ回路の一構成例を示す図、第5回は第1回の一 数部消去回路の一構成例を示す図、第6回は第1 図の勾配比較回路の評細なブロック図、第7図は 第1図の勾配比較回路の一構成例を示す図、第8 図(a)は3面景×3面景の検出ウインドを示す図、 第8図(4)は2面景の差から成る勾配テーブルを示 す図、第8図(の)は3面素を用いて2次徴分を成分 とする勾配テーブルを示す図、新8図はは2面景 間を補間した値を検出ウインドとする補間を示す 図、第8図(4)はサンプリングの相違により1面素 未満の誤差が生じることを示す図、第 9 図(e)は第 8図(4)の補間勾配を用いない第6図の勾配検出回 路の一構成例を示す図、第9図(4)は第8図(4)の補 間勾配を用いる第6図の勾配検出回路の一構成例 を示す図、第10回は異なる閾値で2値化をして不 一致領域を得るための第5図の一部分を示す図、 第11図は第10図に対応する他の構成例を示す図、 第12回は多層パターンの比較手順の1例を示す図

であって、(e)は比較の一方の対象である検出パタ ーン feを示す図、ij)は比較の位方の対象である検 出パターン gzを示す図、(e)は第1回の位置合せ回 路により第1層のペターン相互の位置合せが行わ れた結果を示す図、(4)は(4)の一致した領域を得去 した結果を示す図、(4)は説明の便宜のため捨かれ た(4)と同じパターンを示す図。(5)は第2層のパタ ーンである(4)と(の)の位置合せを行った結果を示す 図、第13図は多層パターンの比較手順の1例を多 値信号波形を用いて示す図であって、(a)は比較の 一方の対象である検出パターンの信号放形がを示 す図、(A)は比較の他方の対象である検出パターン の信号放形 gaを示す図、(e)は第1層パターンの位 置合せを行った結果を示す図、(4)は第1層パター ンの一致部を消去した結果を示す図、第14回は多 届パターンの比較手順の1例を多値信号波形を用 いて示す図であって、(a)は第13図(d)と同様、第1 層はターンの一数部を前去した結果を示す図、(1) は第13図(4)と同様、比較の他方の対象である検出 , パターンの信号放形 g1を示す図、(a)は第2層パタ

fs.gm で示す図、(A)は第1図の一致部構去回路で (a)の差の絶対値をとった結果を示す図、(c)は(e)の 信号波形 /3及び 98各々の領きを示す図、第19図は 第1図の勾配比較回路によってパターンの凹凸。 艘幅の違いが許容できることを示す図であって、 (a)は比較の対象である2つのパターンの平面図、 (4)は 1 面 素 の 位 堂 合 せ 誤 差 が 生 じ て い る 福 合 を 信 号波形 ʃ• , g• で示す図、(c)は 2 画素の位置合せ関 差が生じている場合を信号波形がありまで示す図、 (d)は3 画界の位置合せ誤差が生じている場合を信 号 彼 形 ∫a , ga で 示 す 図 、 第 20 図 は 2 つ の イ メ ー ジ センサを用いて比較を行う装置の概略を示す図。 第21 図はアライメント誤差がある比較対象を従来 技術で位置合せを行った場合に欠陥の検出精度が 低下することを示す図であって、(4)は比較の一方 の対象である多層パターン 1,の平面図、(4)は比較 の他方の対象である多層パターン g1の平面図、(c) は第2層のパターンを相互に位置合せした結果を 示す図である。


5 …イソージセンサ, 11 ··· A/D 変換器


ーンの位置合せを行った結果を示す図、仏はマス キング回路が不一致をマスクするため欠陥のみを 検出した結果を示す図、第15回はエッジ検出の手 展の1例を示す図であって、(4)及び(4)は各々、比 数の一方及び他方の対象である検出パターンの信 号波形 fl及び stを示す図、(4)及び(4)は各々、エッ ジ槍出オペレータを運用した結果を示す図、(c)及 びりは各々、2値化関値を用いて2値化した結果 を示す図、第16図はエッジ検出オペレータが2次 元的に連用されることを示す図、第17回は許容で きる不一致パターンが第1図の勾配比較回路によ って処理される1例を示す図であって、匂は比較 の対象である2つの多層パターンの位置合せを行 った結果を信号波形 /1, 51 で示す図、(4)は第1図 の一致部前去回路で(4)の差の絶対値をとった結果 を示す図、(0)は(0)の信号波形力及び 51名々の傾き を示す図、第18図は許容できない不一致パターン が第1図の勾配比較回路によって処理される1例 を示す図であって、(4)は比較の対象である2つの 多層パターンの位置合せを行った結果を信号放形

14 … 面像メモリ, 18 … 位置ずれ検出回路, 21 … 一致部清去回路, 30 … 勾配比較回路。




# 第.1 ②







第 3 図




第 4 図







第7図




第9図.(a)





第9回(b)






















(a)



第21 図



第1頁の続き.

母 明 者 中 川 泰 夫 横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内